마이크로프로세서 설계 무작정 따라하기 – Part 1

IDEC Newsletter에 2001년 6월부터 2001년 9월까지 연재한 내용입니다.

마이크로프로세서 설계 강좌를 연재하게 된 계기는 명확히 기억나지 않습니다만, 경종민교수님의 추천으로 시작한 것 같습니다. 경교수님께서 시스템칩 설계에 초심자들이 쉽게 접근할 수 있는 자료를 원하셨고, 당시 내장형 프로세서를 개발했던 제가 적임자로 지목되었던 것 같습니다.

3부작 정도로 계획했지만 결과적으로 2년간 총 14부의 장기 연재를 했습니다.
적지않은 시간을 투자했던 만큼 애착이 크도 또 아쉬움도 남습니다.

기본적이고 핵심적인 내용을 중심으로 했기 때문에 지금 반도체설계를 공부하시는 분들께도 도움이 될 것이라 믿지만, 이미 7년이란 시간이 흘러 개정판을 써보고 싶은 생각도 있지만 쉽지는 않을 듯 합니다.

1부 1편: 서론, 마이크로프로세서 개요, 명령어 구조, SimpleCore의 구조, Datapath RTL 설계

1부 2편: Datapath RTL 설계

1부 3편: Control 설계 (Fetch Unit, Decode Unit, Execute Unit, Pipeline)

1부 4편: 시뮬레이션 (Test Module, Verilog-XL), 맺음말

10 thoughts on “마이크로프로세서 설계 무작정 따라하기 – Part 1

  1. 안녕하세요. 요즘 마이크로프로세서 설계쪽을 공부하고 있습니다. 유용하게 받아서 공부하고 있어요. 감사합니다 :D

  2. 좋은 자료 감사합니다…
    기계,자동차 공부하다가 이번에 자동차 소프트웨어 엔지니어링이라는 과목을 외국에서 공부하는 학생인데…
    완전 무뇌한 저에게 정말이지 오아시스같은 자료네요…
    너무 감사합니다…^^ 앞으로 종종 찾아오겠습니다…

  3. 좋은 자료감사합니다^^
    다만 궁금한점이 있는데 배럴쉬프트에서 ASR(Arithmetic shift right)에서 >>>이 연산자를 쓰지 않은 이유가 있나요?? 궁금합니다

    • 블로그 리뉴얼하다 뒤늣게 댓글을 발견했네요.
      배럴쉬프터에서 >> 연산자를 쓰지 않는 이유는 >> 연산과 <> 연산자와 << 연산자를 사용하더라도 로직합성툴이 최적화를 하는 것이지만 실제로는 합성툴의 성능에 한계가 있기때문에 RTL 코딩단계에서 최적화를 고려하여 설계하면 좋은 결과를 얻기에 유리합니다.

  4. 전자공학과에 들어와서 verilogHDL를 개인적으로 공부하고 있습니다. 학교에서 따로 class도 없어서 힘들었고 학부과정 3학년에 들어오면서 마이크로 프로세서 수업을 들으면서 verilogHDL를 이용하여 구현하고 코딩해보고자 맨땅에 해딩… 하는 중에 좋은 자료가 있어서 블로그에 들어오게 되어습니다.. 좋은 자료 감사드리고 참고하여 학습하겠습니다. 감사합니다.

Leave a Reply to estwingz Cancel reply

Your email address will not be published. Required fields are marked *

You may use these HTML tags and attributes: <a href="" title=""> <abbr title=""> <acronym title=""> <b> <blockquote cite=""> <cite> <code> <del datetime=""> <em> <i> <q cite=""> <strike> <strong>